

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 2000181898 A

(43) Date of publication of application: 30.06.00

(51) Int. CI

G06F 15/78 G06F 12/14

(21) Application number: 10354198

(22) Date of filing: 14.12.98

(71) Applicant:

NEC CORP


Inventor: OKUDA IKUTARO

(54) FLASH MEMORY MOUNTED TYPE SINGLE CHIP COPYRIGHT: (C)2000, JPO MICROCOMPUTER

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a single chip microcomputer which easily performs write, read and erase management tofform a flash memory about which security measures are considered and has a security function needed for copyright protection, etc.

SOLUTION: This single chip microcomputer 1 consists of a feah memory 2, a build-in ROM 3, a CPU 4, a communication port 5 and a programming controller 5. The memory 2 arranges an area A where programming is performed and an area B for designating a write fleg, a reed flag and an erse and year to be a second or so the second of the second programming request comes from the outside, the CPU 4 refers to the management information of the area B and decides the propriety of executing programming of the area B.



(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号 特開2000-181898 (P2000-181898A)

(43) 公開日 平成12年6月30日(2000, 6, 30)

(51) Int.CL7	識別記号	F I	テーマコート*(参考)
G06F 15/78	5 1 0	G 0 6 F 15/78	510A 5B017
12/14	310	12/14	310F 5B062

審査請求 有 請求項の数4 OL (全6 面)


(21)出顧書号	特職平10-354198	(71)出版人 000004237 日本電気株式会社
(22) 出願自	平成10年12月14日 (1998, 12, 14)	東京都際区芝五丁目7番1号
		(72)発明者 奥田 郁太郎 東京都港区芝五丁目7番1号 日本電気を
		東京都西區之五1日(帝17 日本東京都 式会社内
		(74)代理人 100096231 弁理士 稲垣 清
		Fターム(参考) 5B017 AA02 AA03 BA04 BB02 BB03
		CA12 CA13 CA15
		5B062 AAD7 CC03 DD10

(54) 【発明の名称】 フラッシュメモリ搭載型シングルチップマイクロコンピュータ

(57)【要約】

モリへの書込み、読出し、及び、消去の管理を容易に行 うことができ、著作権保護等のために必要なセキュリテ ィ機能を有するシングルチップマイコンを提供する。 【構成】 シングルチップマイコン1は、フラッシュメ モリ2と、内蔵ROM3と、CPU4と、通信ポート5 と、及び、プログラミング制御回路6とで構成されてい る。フラッシュメモリ2は、プログラミングする領域A と該領域Aへの管理情報である書込みフラグ、読出しフ ラグ、及び、消去フラグを指定するための領域Bとを対 領域として配設する。CPU 4は、外部からのプログラ ミング要求があると、前記領域Bの前記管理情報を参照 して前記領域Aのプログラミングの実行の可否を判断す

【目的】 セキュリティ対策が考慮されたフラッシュメ



【特許請求の範囲】

【請求項1】 フラッシュメモリとマイクロプロセッサ とを1の基板上に配設したシングルチップマイクロコン ピュータにおいて、

前記プラッシュメモリに第1の領域と誘導1の質域のプログラミングの可方を指定するための第2の領域とを配設し、前記マイクロブロセッサは、外部からのプログラミングの実体をと、前述第2の領域を整備して前記第1の領域のプログラミングの実行の可否を判断することを特徴よするシングルチップマイクロコンピュータ。 【請求項2】 前記マイクロブロセッサは、前記第1の領域のプログラミングを実行した際に、前記第1の領域のプログラミングを実行した際に、前記第1の領域のプログラミングを実行した際に、前記第1の領域のプログラミングを実計なる命令を前記第2の領域に割さ込む、請求項1に記載のシングルチップマイクロコンピュータ。

【請求明3】 施記マイクロプロセッサは、前記フラッ シュメモリのプログラミングアルゴリズムが記録され た、シングルチップマイクロコンピュータ内襲のROM によって、前記簿2の領域を参照するように制御され る、請求現1又は2に記載のシングルチップマイクロコ 20 ンピュータ。

【請求項4】 前記マイクロプロセッサは、ローダプロ グラムが記録された、シングルチップマイクロコンピュ ータ内蔵のROMによって、前記第2の領域を参照する ように劇御される、請求項1又は2に記載のシングルチ ップマイクロコンピュータ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、フラッシュメモリ を搭載したシングルチップマイクロコンピュータに関す 30 るものである。

ຊອດເສລ. [0002]

【従来の技術】フラッシュメモリとマイクロプロセッサとを1つのチップに組み込んだフラッシュメモリ路報型シングルチップマイクロコンピュータ(以下、シングルチップマイコンについて、図3を参照して説明する。このシングルチップマイコン1は、フラッシュメモリ2と、遺伝ボート5と、CPU4と、内蔵ROM3と、及び、プログラミング制御回路6とから成る各機能 40 您で帰放されている。

【0003】 ブラッシュメモリ2は、この内部領域を任意の領域(A 又は B) に分割して管理され、分割した各領域において書込み、読出し、及び、一括消去の各動作が可能である。

【0004】通信ポート5は、フラッシュメモリ2に対して外部から割込みを行う外部の書込みを置と接続し、書込みデータや専用コマンド等の情報をやり取りする。 【0005】CPU4は、シングルチップマイコン1の全体を管理し、内鉄ROM3やフラッシュメモリ2等の50

プログラムに基づいた処理を実行する。

【0006】内臓水のM3には、通信ボートを全介して やり取りした情報を受け渡すための手順を記述した通信 アルゴリズム9と、フラッシュメモリ2の低意の領域へ の書込み、読出し、及び、消去を行うための手順を記述 したプログラミングアルゴリズム8とが予め格納されて いる。

【0007】プログラミング制御回路6は、CPU4の 制御に基づいてフラッシュメモリ2への実際の書込み、 10 読出し、及び、消去の処理を実行する。

【0008】シングルチップマイコン1では、プログラミングリ川の動作モードにおいて引込み装置から9川コ マンドが人力されると、CPU4がプログラミングアルゴリズム8中の手順に従ってプログラミング制御回路6 を制御することによって、フラッシュメモリ2の任意の 領域に対して用込み、説出し、及び、一括消去が実行される。

【0003 世来のシングルチップマイン1では、フラッシュメモリ2内の領域への書込み、読出し、及び、 対抗のフログラミング動作は、5月川コマンドで無例際に 実行されるため、その実行については書込み装置側に全 ての機能が与えられ、フラッシュメモリ2上の情報に対 してセキュリティ技策が需要されていない。この時代 内蔵フラッシュメモリに既に格納されたプログラムの解析や複繁等が行われ、ソフトウェアの著作権の保護が をない。

【0010】特開平4-17477号公報には、1Cカードの制御に関する技術が記載されている。図4は、減 公報に記載の1Cカードのデータ構成を示すプロック図 である。マイクロコンピュータ21は対態メモリ25を 4度の分割メモリ25には、バス線を1C大端大装置2 8及び外部メモリ22との間で遊信を変行する通信プログラム、通信時の情報が正しいか否かのチェックを行う チェックプログラム、投び、パスワード等の秘密保持を 番き込まれている。さらに上記内部メモリ25のプログラム等によって必要な処理を実行するCPU24や、そ の他インターフィスながおけれている。

【0011】マイクロコンピュータ21と並んで配設された外部メモリ22は、PROMとして構成され、ユザの必変な処理を行うプログラムが自由に消き込めコーザプログラムエリア26と、所望のデータを書き込むデータエリア2702つのエリアを設定してある。

【0012】内部メモリ25には、外部メモリ22内の ユーザプログラムエリア26のアドレスと、データエリ ア27の先頭及び最終のアドレスとが予め書き込まれて いる。従って、ユーザプログラムのロード完了時には、 ユーザプログラムエリア26の最終アドレスにユーザブ ログラムボシ海経7のマークが島立される。

【0013】そのため、ユーザプログラムエリア26へ

のユーザプログラムの再ロードの禁止等は、ユーザプロ グラム書込み終了のマークの有無により行い、データエ リア27への書込み及び読出しの禁止等は、パスワード 機能やコードチェックや暗号化することをプログラムと して、ユーザプログラムエリア26中に作成することで 実現していた。

[0014]

【発明が解決しようとする課題】上記公報に記載の内容 は、一般的なIPL(InitialProgramL oader)機能について述べたものであり、初期的な 10 ュメモリへの書込み、読出し、及び、消去についての動 パーソナルコンピュータで既に実現されているもので、 著作権保護等のために必要なセキュリティ機能のために 行うデータの扱い方や処理手段は明示されていない。

【0015】また、外部メモリ22にEEPROMを使 用した場合には、プロック単位で電気的消去が可能とな るが、上記シングルチップマイクロコンピュータでは、 その電気的な消去については記載がない。

【0016】本発明は、上記したような従来の技術が有 する問題点を解決するためになされたものであり、セキ ュリティ対策が考慮されたフラッシュメモリへの書込 み、読出し、及び、消去の管理を容易に行うことがで き、著作権保護等のために必要なセキュリティ機能を有 するシングルチップマイコンを提供することを目的とす る。

[0017]

【課題を解決するための手段】上記目的を達成するた め、本発明のシングルチップマイコンは、フラッシュメ モリとマイクロプロセッサとを1の基板上に配設したシ ングルチップマイクロコンピュータにおいて、前記フラ ッシュメモリに第1の領域と該第1の領域のプログラミ 30 ングの可否を指定するための第2の領域とを配設し、前 記マイクロプロセッサは、外部からのプログラミング要 求があると、前記第2の領域を参照して前記第1の領域 のプログラミングの実行の可否を判断することを特徴と する。

【0018】 本発明のシングルチップマイコンによる と、書込みフラグ、読出しフラグ、消去フラグの各管理 情報を参照することで、該フラッシュメモリへの書込 み、読出し、消去の各動作に関する禁止や許可等の管理 が容易に行える。

【0019】本発明のシングルチップマイコンの好まし い態様では、前記第1の領域にプログラミングを実行し た際に、前記第1の領域のプログラミングを禁止する命 令を前記第2の領域に書き込むことを特徴とする。

【0020】かかる構成により、プログラムの著作権保 護やシステムの安全性保護等の観点から、内臓のフラッ シュメモリ上のソフトウェアの解析や改変を目的とし た、フラッシュメモリへの意図的な書込み、読出し、及 び、消去のプログラミング動作を任意に禁止できる。

グの実行の可否を判断するアルゴリズムを、予め内蔵の ROMに記録する構成を採用をすることも、或いは、そ のようなアルゴリズムを、内蔵のROMに予め記録して あるローダプログラムに従って外部からロードする構成 を採用をすることもできる。 いずれの場合にもプログラ ミングの実行の可否を判断することが可能になる。 [0022]

【発明の実施の形態】次に、本発明のシングルチップマ イコンが行う、セキュリティ対策が考慮されたフラッシ 作を図面を参照して説明する。図1は、本発明の第1の **実施形態例のシングルチップマイコンのプロック図であ** る。シングルチップマイコン1は、フラッシュメモリ2 と、内蔵ROM3と、CPU4と、通信ポート5と、及 び、プログラミング制御回路6とで構成される。

【0023】フラッシュメモリ2は予め領域Aと領域B に分割され、領域 B は、領域 A の管理情報である消去禁 止フラグと書込み禁止フラグと読出し禁止フラグとを有 する。つまり、領域Aと領域Bは対領域として構成され る。フラッシュメモリ2には、このような対領域が複数 配設される。

【0024】内蔵ROM3は、通信ポート5を介してや り取りした情報を受け渡すための手順を記述した通信ア ルゴリズム9と、フラッシュメモリ2の任意の領域を共 込み、消去するための手順を記述したプログラミングア ルゴリズム8とが、格納されている。

【0025】CPU4は、シングルチップマイコン1を 管理し実行する。 道信ポート5は、外部の共込み装置と 接続し書込みデータや専用コマンド等情報をやり取りす る。プログラミング制御回路6は、CPU4の制御に基 づいて、フラッシュメモリ2への実際の書込み、競出 し、及び、消去の処理を実行する。

【0026】初期状態では、フラッシュメモリ2を構成 する個々のメモリセルは消去状態である」を保持してい る。CPU4は、通信アルゴリズム9に従って、通信ポ ート5を介して外部の書込み装置との間で情報をやり取 りする。CPU4は、書込み装置からの情報がフラッシ ュメモリ2の領域Aに対する書込み、読出し、Yは、消 去を指示するものである場合には、プログラミングアル ゴリズム8に従い、領域Bの各フラグを参照してプログ ラミング制御回路6を制御して領域Aのためのプログラ ミング動作を行う。

【0027】プログラミングが消去動作である場合に は、CPU4は領域Bの消去禁止フラグを参照し、禁止 を示す0であれば消去動作を拒否し、許可を示す1であ ればプログラミングアルゴリズム8に従い、プログラミ ング制御回路6を制御して領域Aの消去動作を実行す

【0028】プログラミングが、片込み動作である場合に 【0021】前記マイクロプロセッサは、プログラミン 50 は、CPU4は領域Bの書込み禁止フラグを参照し、禁

止を示す0であれば書込み動作を拒否し、許可を示す1 であればプログラミングアルゴリズム8に従い、プログ ラミング制御回路6を制御して領域Aの書込み動作を実 行する。

【0029】プログラミングが読出し動作である場合に は、CPU4は領域Bの読出し禁止フラグを参照し、禁 止を示す0であれば読出し動作を拒否し、許可を示す1 であればプログラミングアルゴリズム8に従い、プログ ラミング制御回路6を制御して領域Aの読出し動作を実 行する。

【0030】上記字施例によれば、フラッシュメモリへ のプログラミング動作を、各領域領に容易に禁止及び許 可ができる。

【0031】図2は本発明のシングルチップマイコンの 第2の実施形態例を示すプロック図である。本実施形態 例のシングルチップマイコンは、内蔵RAM7を備える 点において先の実施形態例とは異なる。

【0032】内蔵ROM3には、通信アルゴリズムとプ ログラミングアルゴリズムとを、通信ポート5経由で内 歳R AM7にダウンロードするための手順を記述したロ 20 マイコンを示すプロック図である。 ーダプログラム10が、予め格納されている。

【0033】初期状態では、フラッシュメモリ2を構成 する個々のメモリセルは消去状態である1を保持してい る。CPU1は内蔵ROM3に予め格納されたローダブ ログラム10を実行し、通信ポート5経由で通信アルゴ リズムとプログラミングアルゴリズムを内蔵RAM7に ダウンロードする。その後、CPU4は内蔵RAM7に 配置された通信アルゴリズム9に従って、通信ポート5 を介して外部の書込み装置との間で情報をやり取りす る。

【0034】CPU4は、その情報がフラッシュメモリ 2の領域Aに対する書込み、読出し、及び、消去のプロ グラミング動作を指示する場合には、プログラミングア ルゴリズムに従い、領域Bの各フラグを参照してプログ ラミング制御回路6を制御して領域Aのプログラミング 動作を行う。書込み、詩出し、及び、消失のプログラミ ング動作の実際については、第1の実施形態例と同様で あるため、その説明を省略する。

【0035】内蔵ROM3は、一般にはマスクROMと して構成され、例えば製造後にアプリケーション等の関 40 26 ユーザプログラムエリア 係でプログラミングアルゴリズム及びintiアルゴリズム を変更する等の場合に容易に対応できる。

【0036】また、上記の第1及び第2の実施形態例の

シングルチップマイコンは、上記のプログラミングアル ゴリズムの他に、フラッシュメモリ2を全消去状態にで きるテストモードを備える。このテストモードは、シン グルチップマイコンの製品を出荷する際に、フラッシュ メモリをデフォルトとして全消去する際に利用される。 [0037]

【発明の効果】フラッシュメモリに設定した領域単位 で、書込み、読出し、及び、消去のプログラミング動作 に関する禁止や許可等の管理を容易に実現することがで 10 きるので、プログラムの改変や解析等による著作権の侵 害を未然に防止できる。この場合、管理する領域単位で の禁止や許可等の状態が明確であるため、複数に分割し て管理することもできる。

【図面の簡単な説明】

【図1】本発明のシングルチップマイコンの第1の実施 形態例を示すプロック図である。

【図2】本発明のシングルチップマイコンの第2の実施 形態例を示すブロック図である。

【図3】セキュリティ対策を装備しないシングルチップ

【図4】特開平4-17477号公報に記載のICカー ドのデータ構成を示すプロック図である。 【符号の説明】


1 シングルチップマイコン

- 2 フラッシュメモリ
- 3 内蔵ROM 4 CPII
- 5 遊信ポート
- 6 プログラミング制御回路
- 30 7 内蔵RAM
 - 8 プログラミングアルゴリズム 9 通信アルゴリズム
 - 10 ローダプログラム
 - 20 ICカード 21 マイクロコンピュータ
 - 22 外部メモリ
 - 23 インターフェイス
 - 24 CPII 2.5 内部メモリ

 - 27 データエリア
 - 28 端末装置


[図1]

1 シングルチョブマイコン




【図2】

1A シングルチップマイコン



[図3]

1 シングルチップマイコン



[図4]

